文章詳目資料
亞東學報
加入收藏
下載文章
| 篇名 | 高效能低壓降線性穩壓器之分析與實作 |
|---|---|
| 卷期 | 29 |
| 並列篇名 | Analysis and Implementation of High Performance Low Dropout Liner Regulator |
| 作者 | 李民慶 、 王清松 、 陳漢儒 、 陳新泓 、 李霈穎 |
| 頁次 | 81-90 |
| 關鍵字 | 溫度係數 、 誤差放大器 、 線調節率 、 負載調節率 、 低壓降線性穩壓器 、 Temperature Coefficient 、 Error Amplifier 、 Load Regulation 、 Line Regulation 、 Low Dropout Linear Regulator |
| 出刊日期 | 200906 |
中文摘要
低壓降線性穩壓器(LDO)，擁有低雜訊、體積小之特性，更因其效能之提升，近年來成為低功率
穩壓與電源管理積體電路之主流，本文針對組成一高效能 LDO 之架構：精準參考電電源電路、功率電晶體、誤差放大器以及回授電阻之設計加以分析、最後利用 TSMC 0.35um CMOS 製程技術模擬、設計完成一晶片面積約 2804.0936.0 mm、消耗功率低於 mW 21.0，且輸入電壓可從 V7.1 至V3.3，線電壓調節率約 V mV/43.0 ，輸出電流可從 mA 0 至 mA 100 ，負載調節率約 mA mV / 5 以下，輸出電壓可穩定在 V 5 . 1 之高效能 LDO。此外整體LDO 閉迴路之頻率響應、穩定度與溫度係數等問題，也在本文中加以分析。
英文摘要
Low Dropout Linear Regulator (LDO) is main structure of low power management integrated circuit in recent years, due to it’s low noise, high power density and improving power efficiency characteristics. In this paper, the main components within high performance LDO consist of a precision bias reference, power PMOS transistor, an error amplifier and feedback circuit are analyzed and design in detail. The proposed high performance LDO with a chip area of 2804 . 0 936 . 0 mm , power dissipation of mW 21 . 0 is designed and fabricated in a 2P4M TSMC 0.35-um CMOS process. Experimental result show that the high performance LDO functions properly with input voltage from V 7 . 1 to V 3 . 3 , provides an output voltage of V 5 . 1 , with V mV / 43 . 0 line regulation and mA mV / 5 load regulation (output current from mA 100 ~ 0 variation). The overall open-loop frequency response, stability of OPA and temperature coefficient are analyzed and discussed in this paper.