文章詳目資料
亞東學報
加入收藏
下載文章
| 篇名 | 高輸出擺幅摺疊式運算放大器之設計與實作 |
|---|---|
| 卷期 | 29 |
| 並列篇名 | Design and implementation of High Output Swing Folded Cascode OP Amplifier |
| 作者 | 李民慶 、 王清松 、 黃鈞毅 、 陳琨元 、 游育銘 、 李霈穎 |
| 頁次 | 71-80 |
| 關鍵字 | Phase Margin 、 Output Swing 、 Slew Rate 、 Unit-gain Bandwidth 、 Folded Cascode Amplifier 、 迴轉率 、 單增益頻寬 、 摺疊疊接放大器 、 輸出擺幅 、 相角邊限 |
| 出刊日期 | 200906 |
中文摘要
CMOS 運算放大器乃組成多數混合訊號積體電路之核心單元 ，本文針對設計組成一高性能OPA
之基本單元：參考偏壓電流源電路，輸入差動放大器與源級退化之共源極放大器之設計考量加以分析，最後利用 TSMC-0.35um CMOS 製程技術完成模擬與設計ㄧ具高輸出擺幅(3.2V)、高單增益頻寬14.6MHz)、高共模拒斥比(92dB)、高電源漣波拒斥比(90dB)與高迴轉率(14.85V/us)等操作條件且穩定(PM=53.8 0)之摺疊疊接式運算放大器。
英文摘要
CMOS Operational Amplifier (OPA) is main sub-structure of mixed-mode integrated circuit system in nowadays. In this paper ,the main components high performance OPA consist of the basic bias reference current circuits, input differential amplifier and common-source with source degeneration stage are analyzed and discussed in detail. The proposed high output swing folded cascoded OPA with a chip area of 2468.0468.0mm is designed and fabricated in a 2P4M TSMC 0.35-um CMOS process. And experimental results show that the OPA is well stable (phase margin about 8.53), with 3.2V output swing, unit-gain bandwidth (14.6MHz), 92dB CMRR, 90dB PSRR and 14.85V/us slew rate performances.